

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:
Takahiro Ohkuma

Application No.: Not Yet Assigned

Confirmation No.:

Filed: Concurrently Herewith

Art Unit: N/A

For: PACKET PROCESSING CIRCUIT

Examiner: Not Yet Assigned

CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENT

MS Patent Application
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Dear Sir:


Applicant hereby claims priority under 35 U.S.C. §119 based on the following prior foreign application filed in the following foreign country on the date indicated:

<u>Country</u>	<u>Application No.</u>	<u>Date</u>
Japan	2003-057893	March 5, 2003

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Dated: March 4, 2004

Respectfully submitted,

By 
Steven I. Weisburd
Registration No.: 27,409
DICKSTEIN SHAPIRO MORIN &
OSHINSKY LLP
1177 Avenue of the Americas, 41st Floor
New York, New York 10036-2714
(212) 835-1400
Attorney for Applicant

SIW/da

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 3 月 5 日
Date of Application:

出 願 番 号 特 願 2 0 0 3 - 0 5 7 8 9 3
Application Number:
[ST. 10/C]: [J P 2 0 0 3 - 0 5 7 8 9 3]


出 願 人 日 本 電 気 株 式 有 限 公 司
Applicant(s):



2 0 0 3 年 1 2 月 2 2 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許願

【整理番号】 49200259

【提出日】 平成15年 3月 5日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 1/00

【発明者】

 【住所又は居所】 東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

 【氏名】 大熊 孝裕

【特許出願人】

 【識別番号】 000004237

 【氏名又は名称】 日本電気株式会社

【代理人】

 【識別番号】 100088812

 【弁理士】

 【氏名又は名称】 ▲柳▼川 信

【手数料の表示】

 【予納台帳番号】 030982

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

 【包括委任状番号】 9001833

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 パケット処理回路

【特許請求の範囲】

【請求項 1】 各々パケットデータを処理する多段のマクロ構成をとるパケット処理回路であって、制御対象のマクロの前段のマクロからパケットが一定時間出力されない時に前記制御対象のマクロへの内部クロックの供給を停止する手段を有することを特徴とするパケット処理回路。

【請求項 2】 各々対応するマクロに前記内部クロックを供給する複数のクロックバッファを含み、

前記内部クロックの供給を停止する手段は、前記前段のマクロからパケットが一定時間出力されない時に対応するクロックバッファから前記制御対象のマクロへの内部クロックの供給を停止することを特徴とする請求項 1 記載のパケット処理回路。

【請求項 3】 前記内部クロックの供給を停止する手段は、前記前段のマクロからのパケット出力通知信号を基に前記パケットが一定時間出力されないことを検出することを特徴とする請求項 1 または請求項 2 記載のパケット処理回路。

【請求項 4】 前記内部クロックの供給を停止する手段は、前記パケットが前記前段のマクロを通過するのに必要なクロック数をカウントしかつ前記パケット出力通知信号の入力に応答してカウント値がリセットされるカウンタであることを特徴とする請求項 3 記載のパケット処理回路。

【請求項 5】 前記前段のマクロの複数の出力ルート各々からのパケット出力通知信号を基に前記パケットが一定時間出力されないことを検出することを特徴とする請求項 1 から請求項 4 のいずれか記載のパケット処理回路。

【請求項 6】 前記複数の出力ルート各々からのパケット出力通知信号を論理演算を行うゲート回路を含むことを特徴とする請求項 5 記載のパケット処理回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明はパケット処理回路に関し、特にパケット処理回路における低消費電力化の技術に関する。

【0002】**【従来の技術】**

インターネット社会においては、ブロードバンド化、常時接続化の進展とともに、各装置の電力増加及び常時通電によって電力コストの問題、地球温暖化問題が指摘されている。

【0003】

しかしながら、一般に、アクセス系の回線では、実際にパケットが伝送されている時間が非常に短く、ほとんどの時間においてパケットの転送が行われていない。このような状態であっても、これまでの一般の回路ではパケットの有無にかかわらず、クロックON状態として電力が消費されている。

【0004】

これまでの低消費電力化の技術としては、データのワード単位にフリップフロップのクロックにゲート信号をかけ、データが変化する時のみにクロックを有効にする回路が提案されている（例えば、特許文献1参照）。

【0005】**【特許文献1】**

特開2001-177382号公報（第7～10頁、図1）

【0006】**【発明が解決しようとする課題】**

上述した従来の低消費電力化の技術では、データのワード単位にフリップフロップのクロックにゲート信号をかけ、データが変化する時のみにクロックを有効にしているので、ゲートする単位が細かく、制御回路が増えてしまうという問題がある。

【0007】

そこで、本発明の目的は上記の問題点を解消し、制御回路の増大を招くことなく、消費電力を抑えることができ、回路の発熱量を抑えることができるパケット

処理回路を提供することにある。

【0008】

【課題を解決するための手段】

本発明によるパケット処理回路は、各々パケットデータを処理する多段のマクロ構成をとるパケット処理回路であって、制御対象のマクロの前段のマクロからパケットが一定時間出力されない時に前記制御対象のマクロへの内部クロックの供給を停止する手段を備えている。

【0009】

すなわち、本発明のパケット処理回路は、パケットデータを処理する多段のマクロ構成をとる回路において、あるマクロの前段のマクロから一定時間パケットが出力されない場合、そのマクロに供給される内部クロックを停止することによって、回路の消費電力を抑えることを特徴とする。

【0010】

また、本発明のパケット処理回路では、処理するパケットデータが無い時に、自回路のクロックを完全に停止することによって、消費電力を抑え、消費電力を抑えることで回路の発熱量を抑え、発熱を抑えることでヒートシンク等の放熱用具を省く、もしくは小型化することが可能となる。

【0011】

【発明の実施の形態】

次に、本発明の実施例について図面を参照して説明する。図1は本発明の一実施例によるパケット処理回路の構成を示すブロック図である。図1において、本発明の一実施例によるパケット処理回路は、3段のマクロ（ユーザブロック1、ユーザブロック2、ユーザブロック3）から構成されている。パケットはユーザブロック1→ユーザブロック2→ユーザブロック3の順に流れてそれぞれで処理される。

【0012】

ユーザブロック1は常時動作マクロで、クロック101が常に供給されている。ユーザブロック2とユーザブロック3とは間欠動作マクロで、前段のマクロから一定時間パケットが出力されないことをクロックマネジメント（Clock

Management) 部4が検知すると、クロックバッファ24またはクロックバッファ34に対してそれぞれのCLKENB信号をOFFにすることで、ユーザブロック2またはユーザブロック3へのクロック供給を停止させる。

【0013】

ユーザブロック1～3はパケット処理部11, 21, 31と、出力部12, 22, 32と、センス部(#1～#3)13, 23, 33とから構成されている。パケット処理部11, 21, 31では入力されたパケットの処理を行い、出力部12, 22, 32に送信する。出力部12, 22, 32ではパケット処理部11, 21, 31から受信したパケットを後段のマクロへと送信する。

【0014】

センス部13, 23はパケット処理部11, 21からの出力パケット先頭位置識別信号OSOP(Output Start Of Packet)0, 1を受信し、パケット出力通知信号WAKEUP0, WAKEUP1としてクロックマネジメント部4へ出力する。

【0015】

クロックマネジメント部4はカウンタ回路(CLKENB0出力CNT)41と、カウンタ回路(CLKENB1出力CNT)42とを持つ。クロックマネジメント部4は入力信号として、ユーザブロック1及びユーザブロック2からのパケット出力通知信号WAKEUP0, WAKEUP1を受信する。クロックマネジメント部4は出力信号として、クロックバッファ24, 34の出力を制御する制御信号CLKENB0, CLKENB1を送信する。

【0016】

カウンタ回路41, 42はある値(例えば、パケットがマクロを通過するクロック数、つまりカウンタ回路41の場合、パケットがユーザブロック1を通過するのに必要なクロック数)をデフォルト値として持ち、その値をセットしてカウントダウンを始め、カウンタ値が「0」になったところで、対応するクロックバッファ24, 34に対して制御信号CLKENBとしてLowを出力する。図1では、カウンタ回路41がクロックバッファ24に対応し、カウンタ回路42がクロックバッファ34に対応する。

【0017】

また、カウンタ回路41、42はクロックが停止されている状態で、前段マクロからのパケット出力通知信号WAKEUP0、WAKEUP1がHighになった場合にリセットがかかり、カウントダウンをデフォルト値から再開する。図1では、パケット出力通知信号WAKEUP0がカウンタ回路41に対応し、パケット出力通知信号WAKEUP1がカウンタ回路42に対応する。

【0018】

図2は本発明の一実施例によるパケット処理回路の動作を示すタイムチャートである。これら図1及び図2を参照して本発明の一実施例によるパケット処理回路の動作について説明する。

【0019】

ユーザブロック1のセンス部13において、出力パケット先頭位置識別信号OSOP0がHighになると、パケット出力通知信号WAKEUP0がLow→Highとなり、クロックマネジメント部4に出力される。センス部13、23、33はフリップ・フロップにて実現することができる。

【0020】

パケット出力通知信号WAKEUP0がLow→Highになることによって、クロックマネジメント部4のカウンタ回路41はリセットされ、デフォルト値からのカウントダウンを開始する。図2ではデフォルト値が「511」である。

【0021】

この時、カウンタ回路41からクロックバッファ24への制御信号CLKENB0がLow→Highとなり、クロック102が動作を再開する。カウンタ回路41が「0」になった時点で、制御信号CLKENB0はHigh→Lowとなり、クロック102が停止する。

【0022】

ユーザブロック2のセンス部23においては、出力パケット先頭位置識別信号OSOP1がHighになると、パケット出力通知信号WAKEUP1がLow→Highとなり、クロックマネジメント部4に出力される。センス部23はフリップ・フロップにて実現することができる。

【0023】

パケット出力通知信号WAKEUP1がLow→Highになることによって、クロックマネジメント部4のカウンタ回路42はリセットされ、デフォルト値からのカウントダウンを開始する。図2ではデフォルト値が「511」である。

【0024】

この時、カウンタ回路42からクロックバッファ34への制御信号CLKENB1がLow→Highとなり、クロック103が動作を再開する。カウンタ回路42が「0」になった時点で、制御信号CLKENB1はHigh→Lowとなり、クロック103が停止する。

【0025】

前段のマクロからパケットが一定時間出力されない場合、クロックマネジメント部4はそのマクロに供給される内部クロックを停止することによって、パケットがない時のパケット処理部21、出力部22、パケット処理部31、出力部32の消費電力を抑えることができる。

【0026】

CMOS (Complementary Metal Oxide Semiconductor) 構造のLSI (Large Scale Integrated circuit) の場合には、クロックをLow固定の時、パケット処理回路の消費電力をほぼ0にすることができる。

【0027】

このように、本実施例では、処理するパケットデータが無い時に、パケット処理回路21、31のクロックを完全に停止することによって、消費電力を抑えることができるので、低消費電力化を図ることができる。

【0028】

また、本実施例では、消費電力を抑えることによって、回路の発熱量を抑えることができ、熱問題を低減することができる。さらに、本実施例では、発熱を抑えることによって、ヒートシンク等の放熱用具を省く、もしくは小型化することができ、回路の小型化を図ることができる。

【0029】

すなわち、本実施例では、制御回路の増大を招くことなく、消費電力を抑えることができ、回路の発熱量を抑えることができる。

【0030】

図3は本発明の他の実施例によるパケット処理回路の構成を示すブロック図である。図3においてはパケット処理回路のパケット出力ルートが2通りある場合の例を示している。

【0031】

本発明の他の実施例によるパケット処理回路では、それぞれのルートのパケット出力パケット先頭位置識別信号OSOP00, OSOP01, OSOP01, OSOP11をOR回路15, 25を介してカウンタ回路(CLKENB0出力CNT)41及びカウンタ回路(CLKENB1出力CNT)42に入力してパケットカウンタの処理を行うようにしている。

【0032】

このようにすることで、本実施例では出力が2ルートあるような場合にも対応することができる。また、これを拡張することで、複数ポートの出力を持つ回路にも適用することが可能となる。

【0033】

【発明の効果】

以上説明したように本発明は、上記のような構成及び動作とすることで、制御回路の増大を招くことなく、消費電力を抑えることができ、回路の発熱量を抑えることができるという効果が得られる。

【図面の簡単な説明】

【図1】

本発明の一実施例によるパケット処理回路の構成を示すブロック図である。

【図2】

本発明の一実施例によるパケット処理回路の動作を示すタイムチャートである。


【図3】

本発明の他の実施例によるパケット処理回路の構成を示すブロック図である。


【符号の説明】

- 1 ～ 3 ユーザブロック
- 4 クロックマネジメント部
- 1 1, 2 1, 3 1 パケット処理部
- 1 2, 2 2, 3 2 出力部
- 1 3, 2 3, 3 3 センス部
- 1 4, 2 4, 3 4 クロックバッファ
- 1 5, 2 5 O R 回路
- 4 1 カウンタ回路 (C L K E N B 0 出力 C N T)
- 4 2 カウンタ回路 (C L K E N B 1 出力 C N T)
- 1 0 1 ～ 1 0 3 クロック

【図 2】



【図 3】



【書類名】 要約書

【要約】

【課題】 制御回路の増大を招くことなく、消費電力を抑え、回路の発熱量を抑えることが可能なパケット処理回路を提供する。

【解決手段】 カウンタ回路 4 1, 4 2 はある値をデフォルト値として持ち、その値をセットしてカウントダウンを始め、カウンタ値が「0」になったところで、対応するクロックバッファ 2 4, 3 4 に対して制御信号 CLK ENB として Low を出力する。カウンタ回路 4 1, 4 2 はクロックが停止されている状態で、前段マクロからのパケット出力通知信号 WAKEUP 0, WAKEUP 1 が High になった場合にリセットがかかり、カウントダウンをデフォルト値から再開する。

【選択図】 図 1

特願 2 0 0 3 - 0 5 7 8 9 3

出 願 人 履 歷 情 報

識別番号

[0 0 0 0 0 4 2 3 7]

1 . 変更年月日

1 9 9 0 年 8 月 2 9 日

[変更理由]

新規登録

住 所

東京都港区芝五丁目 7 番 1 号

氏 名

日本電気株式会社